論 文

スイッチングアシスト補助回路を用いた MOSFETの高速スイッチング法

正員野口 季彦* 学生員水野 知博* 学生員村田 宗洋*

High-Speed Switching Method of MOSFETs Using Switching Assist Auxiliary Circuit

Toshihiko Noguchi*, Member, Tomohiro Mizuno*, Student Member, Munehiro Murata*, Student Member

(2013年5月22日受付, 2013年7月18日再受付)

This paper describes a high-speed switching method of MOSFETs applied to a chopper and an inverter. By employing a set of auxiliary switches and diodes in parallel with a load, the turn-off time of the MOSFETs can be reduced, which enables high-frequency operation and reduction of switching loss. It was confirmed through experimental tests that the turn-off dv/dt of the main MOSFETs was effectively improved by the proposed method, particularly in the low-load range.

キーワード:MOSFET, 高速スイッチング, ターンオフ, 補助回路, チョッパ, インバータ **Keywords:** MOSFET, high-speed switching, turn-off, auxiliary circuit, chopper, inverter

1. はじめに

今後,SiC (Silicon Carbide)-MOSFET のような新しい 電力用半導体スイッチング素子が実用化され,パワーエレ クトロニクス分野へ広く普及すると予想されている。従来 のSi (Silicon)を基材とする電力用半導体スイッチング素 子と比べて SiC-MOSFET は高耐圧,高温動作,高速スイッ チング,低損失など数々の特長をもっており,電力変換器 のパワー密度を飛躍的に向上させると期待されている。し かし,一般に MOSFET では低オン抵抗や大電流化に伴っ て各種寄生容量が増加する傾向にあり,SiC素子ではその 固有物性も相俟って,さらに寄生容量が増大すると考えら れる。これにより,入力容量や出力容量の高速充放電が妨 げられ,本来有している高速スイッチング特性を十分に発 揮することが困難になる。

高速スイッチングを実現するためには、ターンオン時間 およびターンオフ時間を短縮することが求められる。ター ンオン時間は入力容量を高速に充電することにより短縮す ることができる。従来行われている手法としては、ゲート 抵抗を小さくすることやゲート抵抗と並列にスピードアッ プコンデンサを用いることなどが挙げられる。近年では新

しいゲート駆動回路の研究も行われており,筆者らはインダ クタインパルス重畳方式を用いた超高速スイッチングゲー ト駆動回路を提案している⁽¹⁾。一方,ターンオフ時間は出 力容量を充電する時間によって決定されるため、ゲート駆 動回路側での制御は困難であり、ターンオフ時間を短縮さ せる手法は確立されていないのが現状である。このように、 MOSFET の高周波スイッチングを実現するためには、入 力容量の高速充電だけでなく出力容量の高速充電も必要で ある。また、高周波電力変換器では全体の損失におけるス イッチング損の割合が大きくなり, MOSFET の各種寄生容 量に蓄えられている電荷を回収する技術も必要である。入 力容量に蓄えられている電荷はゲート抵抗を用いない共振 形ゲート駆動回路を用いることで回収できる20。一方,出 力容量やスナバ回路に蓄えられている電荷はソフトスイッ チング技術や回生スナバ回路を用いることにより回収する ことができる⁽³⁾。しかし、それらの技術は dv/dt や di/dt を 抑制することでスイッチング損を低減する手法であり、ス イッチング時間としては増加するため, MHz 級の高周波電 力変換器を実現することは難しい。

そこで、本稿ではスイッチングアシスト補助回路を用い ることによりターンオフ時間を短縮する新たな手法を提案 する⁽⁴⁾⁽⁵⁾。この手法は、ソフトスイッチングを目的とするも のではなく、ハードスイッチングの dv/dt を高めて高速か つ高効率なスイッチングを可能にするものである。この回 路を降圧チョッパと双方向チョッパ、そしてハーフブリッ ジインバータに適用し、実験を通じて運転特性を検証した。

^{*} 静岡大学

^{〒432-8561} 静岡県浜松市中区城北3丁目5-1

Shizuoka University

^{3-5-1,} Johoku, Naka-ku, Hamamatsu, Shizuoka 432-8561, Japan

提案する手法で高速スイッチングを行うことにより,降圧 チョッパでは1MHzの高周波動作を実現し,双方向チョッ パでは軽負荷領域において2.7 ポイントの効率改善を確認 した。また,ハーフブリッジインバータでも軽負荷領域に おいて6.1 ポイントの効率改善を実験的に確認したので報 告する。

2. 回路構成と動作原理

〈2・1〉 降圧チョッパ Fig.1に負荷素子と並列に補助 ダイオード D2 と補助スイッチ S2 を付加したスイッチン グアシスト補助回路付き降圧チョッパを示す。C1 は主素子 の出力容量を表しており、スナバ回路を示しているもので はない。スナバ回路はターンオフを遅くする要因であるた め,本手法ではスナバ回路を使用しない。補助回路には連 続的に電流が流れないため,補助スイッチには電流容量の 小さなものを使用することができる。また、補助スイッチ S2 はオンするタイミングが重要となるため、入力容量が小 さく高周波駆動が可能なものを用いる。一般にこのような 素子はオン抵抗が大きいので導通損が問題となるが、高速 なスイッチングを優先した素子選定を行う。ターンオフ時 のvdsのdv/dtは、電源インピーダンスや補助回路を含む配 線インピーダンスと寄生容量によって決定される。一般に, 寄生容量のばらつきは MOSFET の製造工程で生じ、入力 容量は±5%、出力容量は±5~10%ばらつくとされている。 したがって, vds の dv/dt も同様のばらつき幅をもつと考え られる。しかし、電源インピーダンスや配線インピーダン ス, MOSFET の内部インピーダンスは極めて小さく設計さ れるため、絶対値としての dv/dt は非常に大きな値となり、 ターンオフ時間が大きくばらつくことはない。

従来回路では, 主素子 S1 をオフしてから出力容量が充 電される時間, すなわちターンオフ時間は負荷抵抗と出力 容量の時定数によって決定される。つまり, 重負荷のとき ターンオフ時間は短く, 軽負荷のときターンオフ時間は増 加する。よって, 軽負荷時は高速スイッチングすることが 困難となる。そこで, 提案回路では主素子 S1 をオフした 直後に補助スイッチ S2 をオンする。補助スイッチ S2 をオ ンすることにより, $E \rightarrow D2 \rightarrow S2 \rightarrow C1 \rightarrow E$ の経路で主素子出 力容量の高速充電が可能となり, 高速スイッチングが実現 できる。なお, 提案回路は補助回路でスイッチング損と導 通損が発生するため, 従来回路より効率は悪化する。

〈2・2〉 双方向チョッパ Fig.2 にインダクタと並列に 双方向スイッチ S3 および S4 を付加したスイッチングアシ スト補助回路付き双方向チョッパを示す。C1 と C2 は主素 子の出力容量を表している。降圧チョッパと同様に補助素 子には電流容量の小さな素子を使用することができる。ま た,耐圧も低いものが使用でき,倍電圧昇圧動作時におい ては補助素子の耐圧は主素子の半分でよい。

昇圧動作時, 従来回路では主素子 S2 をスイッチングさせるとともに, 主素子 S1 を同期整流させることにより高効率な昇圧動作が可能となる。しかし, 従来回路では主素子 S2



Fig. 1. Proposed buck chopper with auxiliary circuit.



Fig. 2. Proposed bilateral chopper with auxiliary circuit.

のターンオフ時間はインダクタに流れる電流によって決定 され、また、出力容量 C1 の放電時間は主素子 S2 のターンオ フ時間と等しくなる。よって, 軽負荷時においてターンオフ 時間が長くなるため、主素子 S1 を同期整流させるときに出 力容量 C1 の電荷が消費されるとともに、 $C_B \rightarrow S1 \rightarrow C2 \rightarrow C_B$ の経路で短絡電流が流れ,効率が悪化する。そこで,提案回 路では主素子 S2 のターンオフを速めるために、主素子 S2 をオフした直後に補助スイッチS4をオンする。補助スイッ チS4をオンすることにより、 $C_A \rightarrow D3 \rightarrow S4 \rightarrow C2 \rightarrow C_A$ の経 路で電流が流れ出力容量 C2 を高速に充電できるとともに, $C_A \rightarrow D3 \rightarrow S4 \rightarrow C1 \rightarrow C_B \rightarrow C_A$ の経路で電流が流れ、出力容 量 C1 の電荷を負荷素子側へ移動させることができる。こ のため、高速かつ高効率なスイッチングが可能となる。な お,入力電圧 Vin と出力電圧 Vout の昇圧比が小さいほど, 補助スイッチ S4 をオンすることによる出力容量電荷を転 送する効果は大きくなる。また、従来回路にて主素子S2を オンするとき、出力容量 C2 に蓄えられたエネルギーはす べて消費されるとともに、還流ダイオードD1には出力電 圧 Vout が印加されるため、リカバリー損失が発生する。そ こで、提案回路ではS2をオンする直前に補助スイッチS3 をオンする。補助スイッチ S3 をオンすることにより、出 力容量 C2 の電荷が C2→D4→S3→C_A→C2 の経路で電源 に回収できるとともに、還流ダイオード D1 には出力電圧 Vout と入力電圧 Vin の電圧差分だけが印加されるため、リ カバリアシスト回路と同様の効果が得られる。なお、入 力電圧 Vin と出力電圧 Vout の昇圧比が大きいほど、補助ス イッチS3をオンすることによる出力容量電荷を回収する 効果はさらに大きくなる。一方,昇圧比が小さいとき,補 助スイッチS3をオンすることによるリカバリーアシスト 効果は大きくなる。

(2・3) ハーフブリッジインバータ Fig.3 に負荷素子 と並列に双方向スイッチS3 およびS4を付加したスイッチ ングアシスト補助回路付きハーフブリッジインバータを示 す。C1とC2は主素子の出力容量を表している。チョッパ と同じく、補助スイッチには電流容量の小さな素子を使用 することが可能であり、それらの耐圧は主素子の半分でよ い。なお、この提案回路はT形(負荷短絡形)の3レベル インバータやARCP(補助共振転流回路)と似ているが、動 作は異なり、本回路はMOSFETの高速スイッチングを目 的とするものである。

従来回路では主素子のターンオフ時間は負荷抵抗と出力容 量の時定数で決定されるため、デッドタイム(上下アーム短 絡防止時間)が短いとき出力容量電荷が消費されるとともに 短絡電流が流れ,軽負荷時において効率は悪化する。例えば, 主素子S2をオンする際は、出力容量C2の電荷が消費される とともに $E1 \rightarrow C1 \rightarrow S2 \rightarrow E2 \rightarrow E1$ の経路で短絡電流が流れ る。そこで、提案回路では主素子 S1 をオフした直後に補助 スイッチS3をオンすることによりE1→C1→D4→S3→E1 の経路で電流が流れ出力容量 C1 を高速充電するとともに, C2→D4→S3→E2→C2の経路で電流が流れ,出力容量C2 の電荷を電源に回収することが可能となる。この出力容量 電荷を回収する効果により効率は向上する。主素子 S2 を オフする際も同様であり、主素子 S2 をオフした直後に補 助スイッチ S4 をオンすることにより高速スイッチングか つ高効率スイッチングが可能となる。なお、この提案回路 は3レベル動作が可能な回路のように見えるが,S3および S4 は補助スイッチであり、これらを同時にオンするモード はなく、高周波2レベル波形を出力する回路である。

フルブリッジインバータにスイッチングアシスト補助回路 を適用した回路構成例を Fig.4 に示す。補助回路は ARCP のように直流バス電圧の中点と各相出力を結ぶように接続



Fig. 3. Proposed half-bridge inverter with auxiliary circuit.



Fig. 4. Proposed full-bridge inverter with auxiliary circuit.

するのではなく、負荷素子を短絡するように補助回路を接 続する。この補助回路により、主素子出力容量の電荷を高 速に転送することができ、高速かつ高効率なスイッチング が可能となる。補助素子の耐圧は主素子と同等であるが、 チョッパの場合と同様に主素子出力容量を充電する極短い 時間だけ尖頭値の高いパルス電流が流れるだけなので、電 流容量は小さなものを使用することができる。

3. 実機検証

〈3・1〉 降圧チョッパ 提案した回路の有効性を確認するために実機検証を行った。電源電圧 E を 100 V, 主素子S1 および補助スイッチS2 には MITSUBISHI 製 FK30SM-5 (250 V, 30 A), 還流ダイオードD1 および補助ダイオードD2 には ST 製 STTH60L06 (600 V, 60 A) を用いた。主素子の出力容量は 580 pF である。

従来回路および提案回路で駆動周波数を1MHz, デューテ ィーサイクルを 50%, 負荷素子パラメータを 400 Ω-0.4 mH とした条件における動作波形をFig.5およびFig.6に示す。 主素子 S1 をオフしてから補助素子 S2 をオンするまでの遅 れ時間は35 nsとした。Fig. 5から読み取れるように、従来 回路では主素子 S1のドレイン-ソース電圧 vds1の立ち上が りが遅いことが確認できる。これは、負荷電流による主素 子出力容量の充電に時間がかかり,従来回路ではターンオ フ時間が長く高速スイッチングできないことを表している。 一方, Fig.6からわかるように,提案回路では主素子S1の ドレイン-ソース電圧 vds1 が急激に立ち上がっていることが 確認できる。デューティーサイクル 50% 駆動時における実 際のドレイン-ソース電圧 vds1 のオンデューティサイクル は従来回路と提案回路でそれぞれ79.1%,52.8%となった。 また, ターンオフ dv/dt はそれぞれ 0.3 kV/μs, 8.0 kV/μs で あり、提案回路では約26倍の高速スイッチングを実現でき ることがわかる。駆動周波数 200 kHz で負荷力率 0.62 を一



Fig. 5. Experimental waveforms of conventional buck chopper.



Fig. 6. Experimental waveforms of proposed buck chopper.



Fig. 7. Load power-actual duty cycle characteristic at 200 kHz.



Fig. 8. Load power-efficiency characteristic at 200 kHz.

定とした条件で,負荷電力と実際のオンデューティサイク ルの関係を Fig.7 に示し,負荷電力と効率の関係を Fig.8 に示す。Fig.7より, 軽負荷領域においても従来回路に比べ 提案回路の方がデューティーサイクル 50% に近い運転を維 持できることが確認できる。これは、軽負荷時においては 負荷電流が小さいので、従来回路では出力容量C1を充電す る時間が負荷抵抗と出力容量の時定数で決定され、ターン オフに長時間を要するためである。一方、重負荷時におい ては従来回路と提案回路はどちらもほぼデューティーサイ クル 50%に近い運転を行うことができる。これは、重負荷 の場合,負荷電流が大きく,従来回路においても出力容量 C1 を高速に充電できるためである。一方, Fig.8 に示した ように 63W 出力以下の場合,従来回路に比べ提案回路は 低効率であり、17W出力時において効率は5%悪化した。 これは、提案回路では補助回路によるスイッチング損およ び導通損が発生し、これらの損失が付加されたためである。 また,負荷抵抗を400Ω一定とした条件で駆動周波数を変 化させたときの実際のオンデューティサイクルを Fig.9 に 示す。従来回路では、1 MHz のような高周波駆動時におい て1周期におけるスイッチング時間の割合が大きくなるた め, MOSFET をスイッチング素子として使えていない。し かし、提案回路では1MHz 駆動時においてもほぼデュー ティーサイクル 50%で MOSFET をスイッチングすること が可能である。

以上より,スイッチングアシスト補助回路を降圧チョッ パに適用した場合,効率は下がるものの軽負荷時において も高周波駆動が可能であることを確認した。

 (3・2) 双方向チョッパ 提案した回路の有効性を確認 するために実機検証を行った。入力電圧 V_{in} を 100 V, 主素 子 S1 および S2 には ST 製 STY60NM60 (600 V, 60 A), 補 助スイッチ S3 および S4 には MITSUBISHI 製 FK30SM-5



Fig. 9. Frequency-actual duty cycle characteristic at constant load.



Fig. 10. Experimental waveforms of conventional bilateral chopper.



Fig. 11. Experimental waveforms of proposed bilateral chopper.

(250 V, 30 A) を用いた。主素子の入力容量は7800 pF, 出 力容量は2000 pF であり,同程度容量のFET と比較すると 各種寄生容量が大きく,高速スイッチングが難しい素子と 言える。インダクタには0.6 mH を用いた。

従来回路および提案回路で駆動周波数 200 kHz にて S2 を 50% 駆動することにより倍電圧昇圧動作させたときの 44 W 出力時における動作波形を Fig. 10 および Fig. 11 に示す。 主素子 S2 をオフしてから同期整流するために主素子 S1 を オンするまでの時間は 100 ns である。また,主素子 S1 を オフしてから補助素子 S3 をオンする遅れ時間,主素子 S2 をオフしてから補助素子 S4 をオンする遅れ時間も 100 ns である。しかし,実際には主素子の入力容量が 7800 pF と 大きく,ゲート-ソース電圧の立ち上がりに遅れが発生して いるため,主素子 S1 と S2 がどちらもオフしている期間は



Fig. 12. Load power-efficiency characteristic.

250 ns である。従来回路では主素子 S2 をオンすることに より出力容量 C2 の電荷が消費される。また, 主素子 S1 を オンする際は、同様に出力容量 C1 の電荷が消費され、短絡 電流が流れることによって主素子 S2 がターンオフしてい る。一方,提案回路では主素子 S2 がオンする直前に出力容 量 C2 の電荷が放電されており、出力容量 C2 に蓄えられた エネルギーを電源に回収することができる。また、還流ダ イオード D1 には出力電圧と入力電圧の差に相当する電圧 100 V しか印加されないためリカバリーアシスト効果も期 待できる。主素子 S1 をオンする際は、すでに出力容量 C1 の電荷が放電されていることが確認でき、これは、出力容量 C1の電荷を負荷素子側へ転送できていることを意味してい る。従来回路と提案回路で主素子S2のターンオフ時間はそ れぞれ 278 ns と 192 ns となり、ターンオフ時間を 31%改 善できた。*vas1*, *vas2*, *vds2* の波形を見ると, MOSFET や回 路パターンの配線インダクタンスと各種寄生容量に起因す る共振が確認される。この共振により誤動作することもあ り得るので、可能な限り配線インダクタンスを低減するよ うな実装を行わなければならない。

Fig. 12 に負荷電力と効率の関係を示す。Fig. 12 から読み 取れるように,従来回路より提案回路のほうが高効率であ り,70W出力時において効率は59.0%から61.7%と2.7ポ イント改善した。効率改善の要因は出力容量電荷を回収す る効果と出力容量電荷を転送する効果,そしてリカバリー アシスト効果が考えられ,詳細な損失分離は今後の課題で ある。

以上より、スイッチングアシスト補助回路を双方向チョッ パに適用した場合、高速スイッチングかつ高効率スイッチ ングが可能であることを確認した。なお、今回は昇圧動作 時のみ示したが、降圧動作時も同様の効果を期待すること ができる。

〈3・3〉 ハーフブリッジインバータ 提案した回路の 有効性を確認するために実機検証を行った。電源電圧 *E*1 および *E*2 を 100 V, 主素子および補助素子は双方向チョッ パと同じ素子を用いた。

従来回路および提案回路で駆動周波数を100kHz, デュー ティーサイクルを50%, デッドタイムを150ns, 負荷素子パ ラメータを400Ω-0.4 mH とした条件での動作波形をFig. 13 および Fig. 14 に示す。主素子 S1 をオフしてから補助素子 S3 をオンする遅れ時間, 主素子 S2 をオフしてから補助素



Fig. 13. Experimental waveforms of conventional inverter.



Fig. 14. Experimental waveforms of proposed inverter.

子 S4 をオンする遅れ時間も 150 ns である。Fig. 13 および Fig. 14 から読み取れるように, 主素子 S1 のターンオフ時, 従 来回路と提案回路ではゲート-ソース電圧 vasl の立下りから ドレイン-ソース電圧 vds1 の立ち上がりまでの時間は提案回 路の方が短いことが確認できる。これは, 主素子 S1 をオフし てから主素子 S2 をオンするまでのデッドタイム期間に補助 スイッチS3をオンすることにより $E1 \rightarrow C1 \rightarrow D4 \rightarrow S3 \rightarrow E1$ の経路で電流が流れ出力容量 C1 を高速に充電すると同時 に、C2→D4→S3→E2→C2の経路で電流が流れ出力容量 C2 に蓄えられていたエネルギーを電源に回収できているこ とを表している。したがって,従来回路に比べ提案回路の 方が主素子 S2 をオンした際に出力容量電荷の消費を少な くすることができ、ターンオン損失を低減することが可能 となる。従来回路と提案回路で主素子 S1 のターンオフ時 間はそれぞれ 380 ns と 288 ns になり、ターンオフ時間を 25%改善できた。双方向チョッパと同様に波形に振動が見 られるが同じ理由により発生したものと考えられる。ハー フブリッジインバータの場合でも、この振動を抑制するため にスイッチング素子周辺の配線インダクタンスを低減する ことが重要である。効率は従来回路が53.9%であるのに対 し,提案回路は60.0%に改善された。また,負荷力率0.85 を一定とした条件での負荷電力と効率の関係をFig. 15 に示 す。同図からわかるように、負荷電力28W以下の軽負荷 領域において従来回路に比べ提案回路の方が高効率であり, 最低出力時(14W)においては6.1 ポイント高効率であるこ



Fig. 15. Load power-efficiency characteristic.



Fig. 16. Dead time-efficiency characteristic at 14-W output.

とが確認できる。これは、従来回路では軽負荷時において 主素子出力容量の充放電時間が長くなり、デッドタイム期 間中に主素子出力容量の充放電を行うことができず、デッ ドタイム期間終了後に主素子をオンする際にターンオン損 失が発生するのに対し、提案回路では主素子出力容量の充 放電を高速に行うことができ、 デッドタイム期間終了後に 主素子をオンする際のターンオン損失を低減できるためで ある。また、14W出力時におけるデッドタイムと効率の関 係を Fig. 16 に示す。同図より、デッドタイムが長くなると 従来回路でもデッドタイム期間中に主素子の出力容量の充 放電が行えるため,ターンオン損失が減少し効率は改善す るの。しかし、一般的に電力変換器ではデッドタイムは1 周期の5%以下にすることが望ましく,100kHz駆動時では 500 ns 以下のデッドタイムが求められる[®]。100 kHz のよ うな高周波で軽負荷運転の場合、デッドタイム期間中に主 素子出力容量の充放電が行えないため、高速スイッチング かつ高効率スイッチングを実現するためには、本論文で提 案したスイッチングアシスト補助回路を用いた手法が有効 である。例えば、効率60%を達成することができるデッド タイムは、従来回路が450 ns であるのに対し、提案回路で は150 ns で効率 60%を達成することができ、デッドタイム を 300 ns 短縮することが可能となる。また、ハーフブリッ ジインバータのような電力変換器における損失は、導通損 とスイッチング損の合計であり、従来回路と提案回路では 負荷電流が等しいため, 主素子の導通損はほぼ同じである と考えられる。よって、従来回路と比べ提案回路の方が効 率改善できるのは、スイッチング損が減少したためであり、 この提案する手法は MHz 級の高周波電力変換器において, さらに有効であると考えられる。

以上より,スイッチングアシスト補助回路をハーフブリッ ジインバータに適用した場合,軽負荷時において高速かつ 高効率なスイッチングが可能であることを確認した。なお, Fig. 15 より重負荷時において提案回路は従来回路より効率 が悪化しているが,これは補助素子をスイッチングさせて いるためであり,重負荷時では補助素子を常にオフさせて おくことにより従来回路と同等の効率が得られる。スイッ チングアシスト回路付きフルブリッジインバータの運転特 性については今後の検討とする。

4. まとめ

本稿ではスイッチングアシスト補助回路を用いた MOS-FET の高速スイッチング法を降圧チョッパ,双方向チョッパ,ハーフブリッジインバータに適用し,実験を通じて各 種運転特性を検証した。

降圧チョッパでは効率は悪化するものの,軽負荷時におい ても1MHz駆動を実現し、50%デューティーサイクル駆動時 に実際のオンデューティーサイクルを79.1%から52.8%に 26.3 ポイント改善できることを確認した。さらにターンオ フ dv/dt を 0.3 kV/µs から 8.0 kV/µs と約 26 倍高速化でき ることも確認した。双方向チョッパでは軽負荷時において ターンオフ時間を278 ns から 192 ns と 31%短縮した。そ して、出力容量電荷を回収する効果と出力容量電荷を転送 する効果、リカバリーアシスト効果により70W出力時にお いて効率は59.0%から61.7%と2.7 ポイント向上した。ま た、ハーフブリッジインバータでは14W出力の軽負荷時 にターンオフ時間を380 ns から288 ns と 25%短縮し、効 率も53.9%から60.0%と最大6.1 ポイント改善できること を確認した。同じ効率を達成するのに必要なデッドタイム を450 ns から150 ns へ短縮可能であることも確認した。

本稿で提案したスイッチングアシスト補助回路を用いる 手法は MOSFET の出力容量が大きい場合にさらに有効で ある。例えば、大きな電流容量を得るために MOSFET を 並列駆動するときや、各種寄生容量が大きな低オン抵抗の MOSFET を駆動する際に効果的である。なお、この手法は フルブリッジインバータや三相インバータへも適用が可能 であり、今後検討を進める所存である。

文 献

- T. Noguchi, S. Yajima, and H. Komatsu: "Development of Gate Drive Circuit for Next-Generation Ultra High-Speed Switching Devices", *IEEJ Trans. IA*, Vol.129, No.1, pp.46–52 (2009) (in Japanese) 野口季彦・矢島哲志・小松宏禎:「次世代超高速スイッチング素子 ゲート駆動回路の開発」、電学論 D, Vol.129, No.1, pp.46–52 (2009)
- (2) M. Ishigaki and H. Fujita: "A Resonant Gate-Drive Circuit Capable of High-Frequency and High-Efficiency Operation", *IEEJ Trans. IA*, Vol.127, No.10, pp.1090–1096 (2007) (in Japanese) 石垣将紀·藤田英明:「低損失·高周波動作可能な MOSFET 用共振形
- ゲートドライブ回路」、電学論 D, Vol.127, No.10, pp.1090–1096 (2007) (3) R.W. De Doncker and J.P. Lyons: "The Auxiliary Resonant Commutated
- Pole Converter", Conf. Rec. of the IEEE-IAS Annual Meeting, Vol.2, pp.1228–1235 (1990)
- (4) T. Noguchi and T. Mizuno: "High-Speed Switching Method of MOSFET Using Auxiliary Circuit Shorting Load: Application and Operation Characteristics of Chopper", *IEEJ Trans. IA*, Vol.132, No.5, pp.598–559 (2012) (in Japanese)

野口季彦・水野知博:「負荷短絡補助回路を用いた MOSFET の高速ス イッチング法―チョッパへの適用と運転特性―|、電学論 D, Vol.132、 No.5, pp.598-599 (2012)

(5) T. Noguchi and T. Mizuno: "High-Speed Switching Method of MOSFET Using Auxiliary Circuit Shorting Load: Application and Operation Characteristics of High-Frequency Half-Bridge Inverter", IEEJ Trans. IA, Vol.132, No.11, pp.1080-1081 (2012) (in Japanese) 野口季彦・水野知博:「負荷短絡補助回路を用いた MOSFET の高速

スイッチング法―高周波ハーフブリッジインバータへの適用と運転 特性—」, 電学論 D, Vol.132, No.11, pp.1080–1081 (2012)

- (6) 餅川 宏・小山建夫:「小型・低損失インバータを実現する新回路技 術」, 東芝レビュー 2006, Vol.61, No.11, pp.32-35 (2006)
- (7) N. Hoshi and A. Matsui: "Improvement of Power Conversion Efficiency of Soft-Switching Inverter in Range of Low Output Power by Adjustable Dead Time Control", IEEJ Trans. IA, Vol.131, No.5, pp.679-684 (2011) (in Japanese)

星 伸一・松井綾花:「可変デッドタイム制御によるソフトスイッチ ングインバータの低出力域での高効率化」, 電学論 D, Vol.131, No.5, pp.679-684 (2011)

(8) K. Shirakawa, K. Wada, and T. Shimizu: "An Issue on 200 kHz Class High Frequency Switching of a PWM Inverter", IEEJ Proc. IAS Annual Conference, Vol.1, pp.277-280 (2006) (in Japanese) 白川和博・和田圭二・清水敏久:「PWM インバータの 200 kHz 級高周

波スイッチングの課題」, 平成 18 年電気学会産業応用部門大会, Vol.1, pp.277-280 (2006)



野口季彦(正員) 1959年10月23日生。1982年3月名古 屋工業大学工学部電気工学科卒業。1986年3月 長岡技術大学大学院工学研究科修士課程電気・電 子システム工学専攻修了。1982年4月東京芝浦 電気(株)(現,(株)東芝)入社。1991年岐阜工 業高等学校講師。1994 年 4 月長岡技術科学大学 助手。1996年同助教授。2009年4月静岡大学教 授,現在に至る。専門は各種電力変換器,マシー

ンを含むモータドライブ。近年はマルチレベル変換器, AC/AC 直接変 換器,超高速モータに注力。博士(工学)。IEEE Senior Member。



水野知博(学生員) 1989年1月27日生。2011年3月静 岡大学電気電子工学科卒業。2013年3月同大学大 学院工学研究科電気電子工学専攻修了。修士(工 学)。2013年4月アイシンAW(株)入社,現在 に至る。



村田宗洋(学生員)1990年8月9日生。2013年3月静岡 大学工学部電気電子工学科卒業。2013年4月同 大学大学院工学研究科電気電子工学専攻入学, 現 在に至る。