

多相インバータを用いた昇流形 DC/DC コンバータ

学生員 詹 耀綸 学生員 松下 由憲 正員 野口 季彦 (静岡大学)

正員 木村 修 正員 砂山 竜男 (矢崎総業)

Current Boost DC/DC Converter Using Multi-Phase Inverter

Yaolun Chan, Yoshinori Matsushita, Toshihiko Noguchi (Shizuoka University)

Osamu Kimura, Tatsuo Sunayama (Yazaki Corporation)

1. まえがき

従来、車載用 DC/DC コンバータはフォワードコンバータやフライバックコンバータなどの回路トポロジーに基づいて構成されている。通常、これら回路のトランス二次側は単一支路であるため、低電圧大電流出力の用途ではトランスやインダクタに大きな電流が流れて回路の損失も増大し、高効率化と小型化が困難である。本稿では、多相インバータを用いた昇流回路に基づく DC/DC コンバータについて検討し、その高効率化と小型化を図る手法を述べる。

2. 提案回路の動作原理

一般的に、インバータと高周波トランスを利用した DC/DC コンバータには電圧形と電流形が存在する。前者は図 1 に示した倍電圧整流回路をもつ DC/DC コンバータである。トランスの巻数比が 1 であると仮定すると、インバータ出力電圧が正の期間では、 D_1 がオンして直流電源電圧 E が C_1 に印加され、負の期間では D_2 がオンして同様に C_2 が E まで充電される。これにより DC/DC コンバータの出力電圧は 1 周期で $2E$ になる。一方、図 2 は図 1 に示した回路の双対である。図 2 の倍電流整流回路では、インバータ出力電圧が正の期間に D_2 がオンして L_1 に電流 I が流れる。逆に負の期間では D_1 がオンして L_2 に電流 I が流れる。それぞれの支路の電流がインダクタによって保持されるため出力電流は $2I$ になる。提案する多相インバータを用いた昇流形 DC/DC コンバータは図 2 の倍電流整流回路の動作を利用したものである。

図 3 のように、倍電流整流回路の出力電圧 V_o はトランスの一次側へフィードバックされ、インバータ出力電圧のパルス幅制御 (PWC) に用いられる。フィードバックされた出力電圧はその電圧指令 V_o^* と比較され、制御偏差が PI レギュレータに入力される。PI レギュレータから出力される操作量は PWC インバータが出力する 3 レベル電圧波形のパルス幅を決定する。このフィードバック制御系により直流電源の電圧変動や負荷変動に対しても安定な出力電圧を得ることができる。

図 4 は図 3 の回路動作を 4 つのモードに分けて示したものである。インバータは 3 レベル波形を出力し、それぞれのモードでオンするスイッチは① S_1 と S_4 、② S_2 と S_4 、③ S_2 と S_3 、④ S_1 と S_3 である。まず、①のモードではトランスが正方向に励磁されるため、 D_1 はオフ、 D_2 はオンとなり、 D_2 に流れる電流 $2I$ が L_1 と L_2 に分流する。このモードでは L_1 にエネルギーが蓄えられるため、 L_1 の支路を流れる電流は増加する。一方、 L_2 は蓄えられていたエネルギーを放出するため、 L_2 の支路を流れる電流は減少する。次に、②のモードではインバータの出力電圧が零となるため、 D_2 に流れ




図 1 倍電圧整流回路を用いた DC/DC コンバータ
Fig. 1. DC/DC converter with voltage doubler circuit.




図 2 倍電流整流回路を用いた DC/DC コンバータ
Fig. 2. DC/DC converter with current doubler circuit.




図 3 DC/DC コンバータの出力電圧フィードバックと PWC インバータ
Fig. 3. Output voltage feedback of DC/DC converter and PWC inverter.

ていた電流 $2I$ が L_1 と L_2 に分流しながら共にエネルギーを放出する。③のモードは①の反対の動作に当たり、 D_1 はオン、 D_2 はオフとなり、 L_2 にエネルギーが蓄えられ、 L_1 はエネルギーを放出する。したがって、 L_2 の支路を流れる電流は増加し、 L_1 の支路電流は減少する。

3. 直流電源電圧とトランスの巻数比

車載用の DC/DC コンバータを想定しているため、直流電圧は 140 V から 280 V まで変動するにもかかわらず、出力電圧は 12 V 一定に制御しなければならない。この広い直流

電源電圧範囲に対応するため、トランスの巻数比だけでなく PWC インバータの相数やパルス幅を検討しなければならない。トランスの巻数比によって二次側の電圧波高値が決まり、出力電圧フィードバックを受けて PI レギュレータによって 3 レベルインバータ出力電圧のパルス幅が決定する。出力電圧が所定の 12 V より高いときパルス幅を狭くし、逆に低いときパルス幅を広くする。このようなインバータ出力電圧の PWC は直流電源電圧によっても同様に影響を受ける。直流電源電圧が最も低い条件では PWC 波形のパルス幅が最大となるが、このような場合でも PWC により出力電圧制御が安定に行われるようにトランスの巻数比を決めなければならない。後述のように本稿ではトランスの巻数比が 2 : 1 と 7 : 2 の場合を考える。

4. トランス二次側の同期整流と多相化

図 3 のように単相インバータと単相トランスを組み合わせることでトランスの二次側に 2 つの支路を設けた構成の場合、正と負の期間における導通タイミングの僅かな差により電流が不平衡になる。それを改善するために、図 5 のようにトランスの二次側に相間 (2 巻線) リアクトルを追加し出力電流を平衡させることも可能である。二次側ではダイオードに代って MOSFET を用いて同期整流することにより、導通損を低減し効率を改善することができる。

図 6 は 2 台のインバータを用いてトランス一次側を二相、二次側を 4 支路とした回路である。両インバータの出力電圧に 90° の位相差を設け、それぞれ DC/DC コンバータの出力電圧フィードバックに基づいて PWC されたスイッチング信号を生成する。この構成により二次側 1 支路当たりの電流を負荷電流の 1/4 とし、1 支路の電流分担率を抑制することができる。

三相インバータと Δ 結線トランスを用いた三相回路の場合、図 7 のようにインバータの出力電圧に 120° の位相差を設け、PWC によりスイッチングを行う。この場合、二次側 1 支路当たりの電流は負荷電流の 1/6 になる。同様に図 8 は五相インバータと Δ 結線トランスを用いた五相回路である。インバータの PWC 出力電圧波形に 72° の位相差を設けてスイッチングを行う。

以上を一般化して N 相インバータと Δ 結線トランスを用いた N 相回路の場合を考える。トランス二次側の支路数は $2N$ であり、インバータの出力電圧に $360^\circ / N$ の位相差を設け、PWC に基づくスイッチング信号を生成する。図 9 に示したように、二次側で 1 支路当たりの電流は負荷電流の $1/2N$ になる。したがって、トランス二次側の各支路には電流定格の小さなインダクタと MOSFET を利用することができる。 N 相インバータの出力周波数が f Hz であるとする、トランス二次側の各支路には f Hz の電流リップルが生ずるが、各支路電流が重畳した負荷電流のリップル周波数は Nf Hz になる。このため、多相インバータを用いることにより、DC/DC コンバータの出力電圧を平滑するために使われるキャパシタの容量を大幅に低減することができる。

提案する多相インバータを用いた昇流形 DC/DC コンバータでは、トランス二次側の支路を増やすほど MOSFET の導通損やインダクタにおける銅損を低減して効率を改善することができる。また、多相化による電流分割と電流リップルの抑制効果のためインダクタンスも低減できる。いま、トランス二次側の MOSFET のオン抵抗とインダクタの巻線




図 4 昇流回路 DC/DC コンバータの回路動作と二次電流
Fig. 4. Circuit operation of current boost DC/DC converter and secondary currents.

抵抗の合計を R 、負荷電流を I とすると、 N 相インバータを用いて昇流形 DC/DC コンバータを構成した場合、トランス二次側の総損失は次式のように求められる。

$$P_{loss} = 2NR \left(\frac{I}{2N} \right)^2 = \frac{R}{2N} I^2$$

したがって、インバータの相数 N を増やすことにより、それに反比例して損失を低減することができる。

5. シミュレーションによる動作検証

図 3 に示した単相回路の動作をシミュレーションで検証した。条件は入力電圧 140 V、理想トランス巻数比 7 : 2、インダクタンス 40 μ H、最大出力 1 kW を得るため負荷抵抗を 0.144 Ω とし、47 μ F のコンデンサで出力電圧を平滑した。出力電圧指令 V_o^* は 12 V とするので出力電流は 83.3 A である。インバータ出力は 100 kHz の PWC された 3 レベル波形である。シミュレーション結果を図 10 に示す。上から出力電圧、トランス二次側電圧、各支路の電流、出力電流の波形である。各支路の電流は負荷電流の 1/2 になり、出力電流のリプル周波数は 200 kHz になる。

次は同じ条件で、図 6 に示した二相回路の動作をシミュレーションで検証した。三角波比較法により 2 つのインバータの出力電圧に 90° の位相差を設け、PWC されたスイッチング信号を生成する。そのシミュレーション結果を図 11 に示す。上から出力電圧、トランス二次側電圧、各支路の電流、出力電流の波形である。各支路の電流は負荷電流の 1/4 でリプル周波数は 100 kHz であるが、出力電流のリプル周波数は 400 kHz になる。次は図 7 に示した三相回路の動作をシミュレーションで検証した。三角波比較法により 3 つのインバータ出力電圧に 120° の位相差を設け、同様に PWC を行う。シミュレーション結果を図 12 に示す。上から出力電圧、トランス二次側電圧、各支路の電流、出力電流の波形である。1 支路当たりの電流は負荷電流の 1/6 になり、出力電流のリプル周波数は 300 kHz になる。

図 13 は同じ条件でトランス巻数比を 2 : 1 と 7 : 2 にした場合の出力電流リプルを比較した結果である。トランス巻数比が 2 : 1 のとき出力電流リプルが高いが、トランス巻数比を 7 : 2 にすると出力電流リプルを大幅に低減することができる。これは 3 レベルインバータ出力電圧の波高値が変わったため、パルス幅が適切な値になったからである。

図 14 に示した特性は出力電圧リプルとコンデンサ容量の関係である。インバータを多相化することにより出力電流リプル周波数が高くなるため、キャパシタ容量を小さくすることができる。

図 15 は出力電流リプルとトランス二次側のインダクタンスの関係を示している。インダクタンスを増加したりインバータ相数を大きくすると電流リプルを抑制することができる。

6. まとめ

本稿では、多相インバータを用いた昇流回路に基づく DC/DC コンバータを検討した。まず、単相インバータと単相トランスを組み合わせてトランス二次側に 2 つの支路をもつ単相回路の構成と動作原理について述べた。また、相間 (2 巻線) リアクトルを使ってトランス二次側支路の電流を平衡させることと、二次側の MOSFET で同期整流するこ




図 5 二次側に相間リアクトルと MOSFET を採用した回路
Fig. 5. Circuit employing interphase reactor and MOSFETs on secondary side.




図 6 2 台のインバータを用いた二相回路
Fig. 6. Two-phase circuit using two inverters.




図 7 三相インバータと Δ 結線トランスを用いた三相回路
Fig. 7. Three-phase circuit with three-phase inverter and delta-connected transformers.




図 8 五相インバータと Δ 結線トランスを用いた五相回路
Fig. 8. Five-phase circuit with five-phase inverter and delta-connected transformers.




図 9 N 相インバータを用いた N 相回路
Fig. 9. N -phase circuit with N -phase inverter.




図 10 単相インバータを用いた単相回路の動作波形
 Fig. 10. Operation waveforms of single-phase circuit using single-phase inverter.




図 11 2 台のインバータを用いた二相回路の動作波形
 Fig. 11. Operation waveforms of two-phase circuit using two inverters.




図 12 三相インバータと Δ 結線トランスを用いた三相回路の動作波形
 Fig. 12. Operation waveforms of three-phase circuit using three-phase inverter and delta-connected transformers.

とによって回路の導通損低減に有効であることを述べた。さらに、この単相回路をもとに二相、三相、五相回路についても検討した。以上の考察から N 相インバータを用いた昇流形 DC/DC コンバータを構成すると、トランス二次側に $2N$ 個の支路ができるため負荷電流が分割され、1 支路当たりの電流が $1/2N$ となることを明らかにした。1 支路当たりの電流が $1/2N$ となるため、トランス二次側回路における銅損低減に効果があるだけでなく、インダクタの小型化にも寄与する。 N 相のインバータを用いた場合、負荷電流のリプル周波数はインバータ動作周波数の N 倍になるので、出力電圧平滑用キャパシタの容量も大幅に低減することができる。

今後、いくつかの試作機を使って提案回路の動作検証を行う予定である。特にトランス二次側に MOSFET を用いた同期整流を適用することによって回路の導通損低減に効果があることを確認する。また、インバータの多相化によりトランス二次側支路数を増加させると回路総損失を低減できることを検証する。これと同時にインバータの多相化による出力電流のリプル低減についても検証を進めていく所存である。

文 献

- (1) Youhao Xi, Praveen K. Jain, "A Forward Converter Topology With Independently and Precisely Regulated Multiple Outputs," *IEEE Trans. Power Electron.*, vol. 18, no. 2, pp. 648-658 (Mar. 2003).
- (2) Agustin Ferreres, Jose, "A carrasco, Enrique Maset, and Juan B. Ejea "Small-signal Modeling of a Controlled Transformer Parallel Regulator as a Multiple Output Converter High Efficient Post-Regulator," *IEEE Trans. Power Electron.*, vol. 19, no. 1, pp. 183-191 (Jan. 2004).




図 13 トランスの巻数比と出力電流リプル
 Fig. 13. Turn ratio of transformer and output current ripple.




図 14 出力電圧リプルと平滑キャパシタの関係
 Fig. 14. Output voltage ripple and capacitance.




図 15 出力電流リプルとインダクタンスの関係
 Fig. 15. Output current ripple and inductance.